InfW02.pdf
(
537 KB
)
Pobierz
Wykład 2.
Zasady działania komputerów
I.1
Arytmetyka dwójkowa
Ê
Zmiana podstawy sytemu liczbowego
Podstawa dziesiętna (10 cyfr)
1
×10
2
+
0
×10
1
+
7
×10
0
=
107
Podstawa dwójkowa - binarna (2 cyfry:0,1)
1
×2
6
+
1
×2
5
+
0
×2
4
+
1
×2
3
+
0
×2
2
+
1
×2
1
+
1
×2
0
=
1101011
(b)
64 + 32 + 8 + 2 + 1 = 107
Podstawa szesnastkowa - heksadecymalna
(16 cyfr: 0,1,...,9,A,B,C,D,E,F)
107
=
110 1011
(b)
=
6B
(h)
Binarna postać informacji
Operacje
binarne
arytmetyczne
np. 101
0000
+ 011
0
000
1000
0000
logiczne
np. 101
0000
∨
011
0
000
111
0000
I.
II.
Operatory logiczne i układy cyfrowe
III.
Architektura komputera
IV.
Przebieg wykonywania programu
Współpraca z urządzeniami zewnętrznymi
V.
Suma logiczna
I.2
Binarny zapis informacji (A)
I.3
Binarny zapis informacji (B)
Ê
Liczby rzeczywiste w postaci zmiennoprzecinkowej
(
floating point
)
Z
×
M
×2
c
zapisane w słowie binarnym
o długości N=
1
+
m
+
c
,
gdzie:
Ê
Z
(1 bit) jest
znakiem
liczby
Ê
mantysa M
(
m
bitów) to ułamek binarny (zapisany bez 2
-1
)
Ê
cecha C
(
c
bitów) jest wykładnikiem potęgi o podstawie 2
np.
0
10101100000
0111
(
Z
M
C
)
= 107
1
10101110100
0111
(
Z
M
C
)
= -107,625
zakres wartości zależy głównie od
c
, precyzja zależy od
m
Ê
Teksty, kody znaków ASCII 8 bitów; Unicode 1-4 bajty
Ê
Obrazy, barwy
(24b
⇒
2
24
=
16.777.216
barw; 32b +efekty)
Ê
Ruch, dźwięk...
(ciągi liczb binarnych w czasie)
Ê
Zapis liczb całkowitych w słowie binarnym
o długości
N
bitów:
Ê
liczby naturalne w kodzie NKB (naturalny kod binarny),
zakres <0, 2
N
-1>
np.
01101011
(NKB)
= 107
największa liczba dla N=8 to
11111111
czyli 2
8
-1 czyli 255
Ê
liczby całkowite ze znakiem (format stałoprzecinkowy)
Ê
kod ZM (znak-moduł), zakres <-(2
N-1
-1), 2
N-1
-1
>
np.
1
1101011
(ZM)
= -107
Ê
kod U2 (uzupełnienie do dwójki: X
(U2)
+
(
-X
(U2)
)
= 2
N
),
zakres <-2
N-1
, 2
N-1
-1
>
np.
1001010
1
(U2)
= -107
I.4
Jednostki informacji binarnej
II.1
Operatory logiczne
skrót
l.bitów
l.różnych wartości
jednostka
Ê
NOT (negacja)
0 →
1
1 →
0
Ê
OR (suma)
0, 0 →
0
0, 1 →
1
1, 0 →
1
1, 1 →
1
Ê
AND (iloczyn)
0, 0 →
0
Ê
NOR
(negacja sumy)
0, 0 →
1
2 (0/1)
1 bit
b
1
256
1 bajt
B
8
0, 1 →
0
65.536
4.294.967.296
1,844674407371e+19
słowo
maszynowe
(2-, 4-słowo)
16
32
64
1, 0 →
0
1, 1 →
0
-
Ê
NAND
(negacja iloczynu)
0, 0 →
1
skrót
l.adresów
rozmiar (l.bajtów)
jednostka
2
10
1024
1 kilobajt
KB
0, 1 →
1
2
20
0, 1 →
0
1.048.576
1 megabajt
MB
1, 0 →
1
1, 1 →
0
2
30
1, 0 →
0
1, 1 →
1
1.073.741.824
1 gigabajt
GB
2
40
1.099.511.627.776
1 terabajt
TB
II.3
Układ cyfrowy realizujący
s
umator arytmetyczny
II.2
Elementy i układy logiczne
a
b
Półsumator
ab
¬
a
¬
b
a
a
Suma boolowska
z bramek NAND
Ê
NOT
a
¬
b
¬
ab
sp
a
b
00 1 1
0
0
00
a
∨
b
Ê
OR
p
01 1 0
1
0
10
a
a
10 0 1
0
1
10
a
b
a
∧
b
11 0 0
0
0
01
Ê
AND
Sumator
a
∧
b
p
i
a
b
a
∨
b
Ê
NOR
p
i
’
p
i
’’
b
a
i
b
i
s
i
s
i
’
1/2
∑
a
b
1/2
∑
a
b
a
∧
b
b
Ê
NAND
1
a
∧
b= a
∨
b
s
p
i-1
III.1
Schemat podstawowych bloków
komputera z magistralą systemową
II.4
Elementy i bloki funkcjonalne
układów cyfrowych komputera
SZYNA STERUJĄCA
?
ELEMENTY LOGICZNE
wykonywane w ciele stałym
tworzą układy
STERUJĄCE, ARYTMETYCZNE I LOGICZNE
SZYNA ADRESOWA
?
PRZERZUTNIKI i inne elementy pamiętające
tworzą układy przechowujące informacje:
REJESTRY, LICZNIKI, PAMIĘCI
ROM
?
KODERY I DEKODERY, MULTIPLEKSERY...
uczestniczą w przesyłaniu informacji między
procesorem, pamięcią i urządzeniami WE/WY
RAM
CPU
Central
Processing Unit
?
UKŁADY CZASOWE
„
zegary” taktujące pracę innych układów
SZYNA DANYCH
III.3
Schemat podstawowych
układów procesora
III.2
Hierarchiczna organizacja pamięci
Ò
pamięci archiwalne (dyski magnetyczne i optyczne,
taśmy...): zewnętrzne zasoby programów i danych
Ò
masowe pamięci dyskowe o dostępie cyklicznym
Ò
pamięci bezpośrednio adresowalne (półprzewodnikowe)
Ò
główna pamięć operacyjna
RAM
(+ pamięć stała
ROM
z bazowym programem obsługi
wejścia/wyjścia
BIOS
(
Basic Input-Output System
))
Ò
pamięć podręczna (cache memory)
Ò
poziom L2 (zewnętrzna)
Ò
poziom L1 (wewnętrzna, w układzie mikroprocesora)
Ò
rejestry procesora
(
im bliżej procesora tym mniejsza pojemność i szybszy dostęp, droższe
)
Jednostka wykonawcza EU
executive unit
Jednostka sterująca CU
control unit
Jednostka
arytmetyczno-
logiczna ALU
arithmetic-logic unit
Układ sterowania
Rejestry
Dekoder rozkazów
Rejestr rozkazów
dane
wyniki
programy
III.4
Systemy wieloprocesorowe (
A
)
III.5
Systemy wieloprocesorowe (
B
)
MM
MM
MM
MM
MM
MM
MM
CPU
MM
SBC
CPU
CPU
CPU
CPU
MM
CPU
SBC
CPU
CPU
CPU
CPU
CPU
MM - memory module
SBC - system bus control
IV.1
Przebieg wykonania programu
IV.2
Cykle wykonania rozkazów
Ê
Pamięć operacyjna przechowuje rozkazy i dane
Ê
Słowa pamięci adresowane są przez układy procesora
za pośrednictwem szyny adresowej magistrali
Ê
Rozkazy i dane pobierane są przez szynę danych magistrali
do rejestrów procesora
Ê
Układy sterujące wykonują rozkazy jako serie
mikrooperacji taktowanych zegarem systemowym
Ê
Rodzaje rozkazów:
Ê
operacje arytmetyczne, logiczne i przesuwania
Ê
przesyłanie informacji między rejestrami
a pamięcią i układami wejścia/wyjścia
Ê
sterowanie przebiegiem programu
Ê
zatrzymywanie (wstrzymywanie) pracy procesora
Ê
Architektury
CISC
(
C
omplex Instruction Set Computer
)
duży zestaw instrukcji; kilka cykli (faz) wykonania:
c
pobranie instrukcji
d
dekodowanie
e
pobranie operandów
f
wykonanie instrukcji
g
zapis wyników
Ê
Architektury
RISC
(
R
educed Instruction Set Computer
)
uproszczony zbiór instrukcji, a tym samym układy
sterowania; przyspieszenie obliczeń:
Ê
potokowanie: kilka rozkazów w różnych fazach wykonania
Ê
superpotoki:
większa liczba drobnych faz wykonania
Ê
architektury superskalarne:
kilka równoległych potoków
V.1
Układy wejścia/wyjścia
V.2
Operacje wejścia/wyjścia
Ê
Operacje we/wy pod bezpośrednią kontrolą procesora
:
Ê
bezwarunkowe (np. wyświetlanie sygnałów stanu)
Ê
z testowaniem gotowości układu (pętla programowa)
Ê
z przerwaniem wykonywanego programu:
Ê
zgłoszenie przerwania na wejściu z magistrali sterującej
Ê
obsługa przerwania: zapamiętanie bieżącego stanu rejestrów,
wykonanie podprogramu obsługi, odtworzenie stanu rejestrów
i powrót do przerwanego programu
Ê
układy procesora: sterownik i rejestry przerwań
Ê
tablica wektorów przerwań: adresy podprogramów obsługi
Ê
Operacje we/wy za pośrednictwem sterownika DMA
(
Direct Memory Access
) - informacje przesyłane między
pamięcią a układem WE/WY
Ê
Układy WE/WY
pośredniczą w wymianie informacji
między CPU i pamięcią operacyjną, a urządzeniami
zewnętrznymi (peryferyjnymi) w celu:
Ê
zmiany szybkości przesyłania informacji
Ê
zmiany parametrów elektrycznych sygnału
Ê
zmiany formatu przekazywanej informacji
Ê
Adresowanie
układów WE/WY
przebiega na 2 sposoby
Ê
układy współadresowalne z pamięcią mają wspólną prze-
strzeń adresową i sygnały sterujące z pamięcią operacyjną
Ê
układy izolowane mają niezależne adresy i oddzielne
sygnały sterujące; wymagają odrębnych rozkazów we/wy
Plik z chomika:
chudy6
Inne pliki z tego folderu:
Cwiczenia kolos2.rar
(5401 KB)
informatyka.rar
(3363 KB)
cw1.rar
(873 KB)
wyklad z delphi.doc
(1168 KB)
cw2.rar
(763 KB)
Inne foldery tego chomika:
Elektrotechnika
Fizyka
Grafika inżynierska
Grafika inżynierska II
Infrastruktura transportu
Zgłoś jeśli
naruszono regulamin