Gener_sin.pdf

(365 KB) Pobierz

измеритель�½ая тех�½ика

Низкочастот�½ый ге�½ератор

си�½усоидаль�½ого сиг�½ала

с шагом сетки 0,01 Гц

такте увеличивается �½а величи�½у

прираще�½ия фазы. Величи�½а прираще

�½ия фазы хра�½ится в регистре RG1. В

каждом такте к содержимому регистра

RG2 с помощью сумматора SM прибавля

ется содержимое регистра RG1. Таким об

разом, происходит ли�½ей�½ое увеличе�½ие

Низкочастот�½ый ге�½ератор си�½усоидаль�½ого �½апряже�½ия является

(�½акопле�½ие) мг�½ове�½�½ой фазы. Увеличе

од�½им из �½аиболее распростра�½е�½�½ых приборов в измеритель�½ой

�½ие фазы �½е может происходить беско

тех�½ике. Ге�½ераторы промышле�½�½ого производства имеют большие

�½еч�½о, так как любое реаль�½ое цифровое

габариты и вес, а к тому же �½емалую стоимость. Кроме того,

устройство имеет ко�½еч�½ую разряд�½ость

а�½алоговые ге�½ераторы обладают целым рядом �½едостатков: доволь

и, соответстве�½�½о, огра�½иче�½�½ый диапа

зо�½ представле�½ия чисел. Например, если

�½о �½изкой точ�½остью уста�½овки и стабиль�½остью частоты и

�½акопитель фазы имеет разряд�½ость 24

амплитуды, от�½оситель�½о большим коэффицие�½том гармо�½ик.

бита, то код фазы может при�½имать з�½а

че�½ия в диапазо�½е от 0 до 2

– 1. При формирова�½ии си�½усо

ассмотрим цифровые методы си�½теза си�½усоидаль

�½ого �½апряже�½ия. Самым простым из �½их является идаль�½ого сиг�½ала имеет смысл вычислять фазу только в диа

пазо�½е от 0 до 2p. За пределами этого диапазо�½а си�½усоида

метод, который схематически показа�½ �½а рис. 1. С за

периодически повторяется. Поэтому диапазо�½ изме�½е�½ия кода

дающего кварцевого ге�½ератора G сиг�½ал поступает �½а дели

тель частоты с переме�½�½ым коэффицие�½том деле�½ия DIV. фазы от 0 до 2

– 1 поставле�½ в соответствие с диапазо�½ом

Коэффицие�½т деле�½ия задается в�½еш�½ей схемой управле�½ия, изме�½е�½ия фазы от 0 до 2p. Тогда частота сиг�½ала f и шаг ее

�½апример микропроцессором. С выхода делителя частоты перестройки Df соответстве�½�½о рав�½ы:

сиг�½ал поступает �½а двоич�½ый счетчик CT. Этот счетчик

f =

∆Phase ⋅

clk

/ 2

∆f

= f

clk

/ 2

формирует адрес для постоя�½�½ого запоми�½ающего устройства

где 0 <

∆Phase

< 2

, а f

clk

– частота дискретизации.

ROM, содержащего таблицу фу�½кции sin. К выходам ROM под

З�½аче�½ие мг�½ове�½�½ой фазы преобразуется в мг�½ове�½�½ое

ключе�½ цифро а�½алоговый преобразователь DAC, который

формирует си�½усоидаль�½ое �½апряже�½ие. После фильтрации с з�½аче�½ие си�½усоидаль�½ого сиг�½ала с помощью перекодировоч

помощью фильтра �½иж�½их частот LPF �½апряже�½ие поступает �½а �½ой таблицы, хра�½ящейся в ROM. Код мг�½ове�½�½ой фазы ис

пользуется как адрес ROM, а выход�½ой код ROM представляет

выход ге�½ератора.

собой мг�½ове�½�½ое з�½аче�½ие си�½усоидаль�½ого сиг�½ала. Этот код

подается �½а вход DAC. Нет �½еобходимости использовать все 24

бита мг�½ове�½�½ого з�½аче�½ия фазы, потому что в ошибке з�½аче�½ий

выход�½ого сиг�½ала доми�½ирует составляющая ошибки

ква�½това�½ия DAC. Максималь�½ое требуемое число разрядов

адреса ROM – это число разрядов приме�½е�½�½ого DAC плюс

два. При даль�½ейшем увеличе�½ии объема ROM качество сиг�½а

Рис. 1. Си�½усоидаль�½ый ге�½ератор с делителем частоты

ла практически �½е улучшается [1]. На выходе DAC формируется

си�½усоидаль�½ый сиг�½ал, который после �½изкочастот�½ой

Такой метод си�½теза обладает рядом �½едостатков. Во первых,

шаг перестройки зависит от частоты. Для получе�½ия

приемлемой точ�½ости уста�½овки частоты верх�½ей гра�½ицы

рабочего диапазо�½а требуется выбирать частоту опор�½ого ге

�½ератора оче�½ь большой. Например, для получе�½ия шага пере

стройки 1 Гц �½а частоте 20 кГц при разряд�½ости адреса ROM,

рав�½ой 12, �½еобходимо иметь частоту опор�½ого ге�½ератора более

1,5 ГГц! Во вторых, при изме�½е�½ии выход�½ой частоты ме�½яется

и частота дискретизации, которая связа�½а с выход�½ой частотой

соот�½оше�½ием:

clk

= f

⋅

где f

clk

– частота дискретизации, f – выход�½ая частота, A –

разряд�½ость адреса ROM. Этот факт затруд�½яет построе�½ие

а�½алогового LPF, так как его частота среза долж�½а быть пере

ме�½�½ой.

Гораздо логич�½ее для формирова�½ия си�½усоидаль�½ого

сиг�½ала подавать �½а входы DAC мг�½ове�½�½ые з�½аче�½ия фу�½кции

sin с постоя�½�½ой частотой дискретизации. Непосредстве�½�½ое

вычисле�½ие з�½аче�½ий фу�½кции sin затруд�½е�½о, так как зако�½, по

которому о�½а изме�½яется, �½ели�½ее�½ и �½епосредстве�½�½о труд�½о

реализуем. Нам�½ого проще вычислять мг�½ове�½�½ые з�½аче�½ия

фазы (аргуме�½т фу�½кции sin), которая изме�½яется ли�½ей�½о, а

затем преобразовывать их в з�½аче�½ия фу�½кции с помощью

перекодировоч�½ой таблицы в ROM. Поскольку фаза изме�½яется

ли�½ей�½о, ее вычисле�½ие сводится к прибавле�½ию в каждом такте

�½екоторой добавки к текущему з�½аче�½ию фазы. Величи�½а при

раще�½ия фазы определяет частоту сиг�½ала:

f =

∆Phase ⋅

clk

/ 2π ,

где f

clk

– частота дискретизации.

Этот метод си�½теза �½азывают методом �½акопле�½ия фазы.

Схематически реализация этого метода показа�½а �½а рис. 2.

Имеется регистр фазы RG2, содержимое которого в каждом

Рис. 2. Си�½усоидаль�½ый ге�½ератор с �½акопителем фазы

Схемотех�½ика № 2 февраль 2001

фильтрации поступает �½а выход ге�½ератора.

Такой при�½цип формирова�½ия си�½усоидаль�½ого сиг�½ала

приме�½яется в DDS (Direct Digital Synthesizer), �½апример AD7008

фирмы Analog Devices. Од�½ако, микросхемы DDS от�½оситель�½о

дороги. С появле�½ием быстродействующих микроко�½троллеров

стало возмож�½ым реализовать всю цифровую часть такого

ге�½ератора сиг�½алов программ�½о. При этом стоимость ге�½ера

тора, при впол�½е приемлемых параметрах, получается оче�½ь

�½изкой. Оди�½ из вариа�½тов практической реализации

ге�½ератора описа�½ �½иже.

Краткие характеристики:

диапазо�½ ге�½ерируемых частот – 1…50000 Гц;

шаг уста�½овки частоты – 0,01 Гц;

коэффицие�½т гармо�½ик �½а частоте 1кГц – �½е более 0,02%;

сред�½еквадратическое выход�½ое �½апряже�½ие – 0…5 В;

пределы атте�½юатора – 0, –20, –40, –60 дБ;

l 10 предуста�½овок частоты;

l режим выключе�½ия сиг�½ала;

возмож�½ость цифровой калибровки частоты.

Ос�½овой ге�½ератора является микроко�½троллер AT90S2313

фирмы Atmel (рис. 3). Его быстродействия оказалось

достаточ�½ым, чтобы программ�½о реализовать 28 разряд�½ый

�½акопитель фазы, работающий �½а частоте 250 кГц. При этом

измеритель�½ая тех�½ика

Рис. 3. При�½ципиаль�½ая схема ге�½ератора

шаг сетки раве�½ пример�½о 0,001 Гц. Реаль�½о используется шаг

сетки 0,01 Гц, что позволяет ввести цифровую калибровку

опор�½ой частоты.

Алгоритм целиком реализова�½ в�½утри таймера, прерыва

�½ие которого воз�½икает с частотой 250 кГц, т. е. каждые 4 мкс.

Столь малое з�½аче�½ие време�½и потребовало предель�½ой

оптимизации обработчика. Микроко�½троллер имеет память

программ объемом 2 Кбайт. Полови�½а этого объема отведе�½а

для хра�½е�½ия таблицы фу�½кции sin. Для эко�½омии места

хра�½ится только

часть периода, так как фу�½кция sin обладает

свойствами симметрии. Од�½ако в результате �½есколько

услож�½ился алгоритм. Для увеличе�½ия скорости работы в

таблице хра�½ятся 8 разряд�½ые отсчеты. Поскольку �½а

периода з�½ак фу�½кции �½е ме�½яется, это позволило з�½аковый

разряд в таблице �½е хра�½ить. З�½ак восста�½авливается

программ�½о, поэтому фактически �½а DAC поступают 9

разряд�½ые отсчеты. В ге�½ераторе приме�½е�½ дешевый 10

разряд�½ый DAC типа КР572ПА1, работающий в 9 разряд�½ом

режиме. Максималь�½ая частота выход�½ого сиг�½ала зависит от

м�½огих факторов, в том числе от характеристик LPF. Мож�½о

сказать, что в любом случае долж�½о соблюдаться �½ераве�½

ство: f

clk

/ f > 4 [1]. Поэтому для да�½�½ого ге�½ератора

максималь�½ая выход�½ая частота рав�½а 50 кГц.

В раз�½ых четвертях периода си�½уса выпол�½е�½ие обработчи

ка прерыва�½ия происходит по различ�½ым веткам. Оче�½ь важ�½о

при этом обеспечить рав�½ое время выпол�½е�½ия каждой ветки.

Текст обработчика прерыва�½ия приведе�½ �½иже:

tsreg,SREG

;Save status register

add

PhaseK,FreqK

;Phase(0..31)=Phase(0..31)+Freq(0..31)

adc

PhaseL,FreqL

adc

PhaseM,FreqM

adc

PhaseN,FreqN

mov

ZL,PhaseM

;ZL < Phase(16..23)

mov

ZH,PhaseN

;ZH < Phase(24..31)

sbrc

PhaseN,2

com

;ZL=!ZL if Phase.26==1

sbrc

PhaseN,2

com

;ZH=!ZH if Phase.26==1

andi

ZH,0x03

;Table address is 10 bit width

Sum:

ori

(0x200*2)

lpm

sbrc

rjmp

ph_cd:

DAC.9,

out

DAC.8

out

reti

ph_ab: out

DAC.1 — DAC.8,

sbi

out

reti

com

cbi

ZH,0x04

;Table

base

0x0400

;r0 < table[Z]

PhaseN,3

ph_ab

PORTD,MSB

PORTB,r0

SREG,tsreg

;jump if Phase.27==1

;r0=!r0

;To minimize glitch, clear

;and then setup DAC.1 —

;Restore status register

PORTB,r0

PORTD,MSB

SREG,tsreg

;To minimize glitch, setup

;and then set DAC.9

;Restore status register

Поскольку в системе используется только од�½о прерыва�½ие,

оказалось возмож�½ым расположить обработчик �½ачи�½ая с адреса

вектора. Это позволило обойтись без кома�½ды rjmp в �½ачале

обработчика. Мг�½ове�½�½ая фаза хра�½ится в регистрах PhaseK, L,

M, N. Из 32 бит используются только 28 младших. Прираще�½ие

фазы (код частоты) хра�½ится в регистрах FreqK, L, M, N. Поскольку

таблица фу�½кции sin имеет размер 1024 байта, �½еобходим 10

разряд�½ый адрес. О�½ формируется из разрядов 16–25 мг�½ове�½

�½ой фазы (рис. 4). Разряд 26 определяет, длится первая или вторая

полови�½а полупериода. На второй полови�½е полупериода �½аправ

ле�½ие изме�½е�½ия фу�½кции долж�½о ме�½яться �½а противополож�½ое,

для чего в этом случае адрес и�½вертируется. Разряд 27 определяет,

длится положитель�½ый или отрицатель�½ый полупериод. По сути

это з�½аковый разряд, поэтому о�½ поступает �½епосредстве�½�½о �½а

разряд DAC9. Кроме того, �½а отрицатель�½ом полупериоде все

другие разряды DAC долж�½ы быть прои�½вертирова�½ы. Для

устра�½е�½ия выбросов (glitches) �½а глав�½ом переходе DAC при �½а

раста�½ии сиг�½ала в�½ачале переключается разряд DAC9, а потом

DAC1..8. На спаде все происходит в обрат�½ой последователь�½ос

ти. Логич�½ее было бы выводить �½а DAC старшие разряды од�½о

време�½�½о, а затем оди�½ младший. Но при этом увеличивается

измеритель�½ая тех�½ика

саторов �½е могут быть

оди�½аковыми, так как з�½аче�½ия

сопротивле�½ий долж�½ы быть

действитель�½ыми. Од�½ако

если коэффицие�½т передачи

фильтра в полосе пропуска�½ия

выбрать рав�½ым двум, то ста

�½овится возмож�½ым приме

�½ить оди�½аковые �½оми�½алы. К

тому же в этом случае

расчет�½ые формулы з�½ачи

тель�½о упрощаются. Для зве�½а

второго порядка, показа�½�½ого

�½а рис. 5, формулы имеют сле

дующий вид [2]:

R1 = 1/(a · 2p · f · C); R2 = (R1

объем кода и, как следствие, время выпол�½е�½ия обработчика пре

рыва�½ия. Несмотря �½а все при�½ятые меры, для выпол�½е�½ия ос

�½ов�½ой программы осталось всего 22,5% ресурсов. Од�½ако этого

впол�½е достаточ�½о, поскольку ос�½ов�½ая программа за�½ята и�½тер

фейсом с пользователем, где высокое быстродействие �½е требу

ется.

В качестве опор�½ого источ�½ика для DAC используется микро

схема регулируемого стабилитро�½а U3 типа TL431. Для пита�½ия

микроко�½троллера приме�½е�½а микросхема и�½теграль�½ого

стабилизатора U2 типа 78LR05, которая имеет встрое�½�½ый

мо�½итор пита�½ия. О�½а формирует сиг�½ал Reset, когда �½апряже

�½ие пита�½ия падает �½иже �½ормы. Мо�½итор пита�½ия обязателе�½,

так как и�½аче у AVR при включе�½ии/выключе�½ии пита�½ия портится

в�½утре�½�½ий EEPROM да�½�½ых (возмож�½ы и другие �½еприят�½ос

ти).

Поскольку DAC работает в од�½ополяр�½ом режиме, потребова

лась схема сдвига уров�½я. О�½а выпол�½е�½а �½а ОУ U5B и резисторах

R5, R6, R8. За �½ей включе�½ актив�½ый LPF �½а ОУ U5C, U5D. Нуж�½о

отметить, что смеще�½ие �½уля �½а выходе LPF может быть доволь�½о

з�½ачитель�½ым (как в да�½�½ом случае с приме�½е�½ием �½едорогого

быстродействующего ОУ TL082). Кроме того, схема сдвига уров�½я

долж�½а быть выпол�½е�½а �½а прецизио�½�½ых резисторах, и�½аче о�½а

�½е точ�½о выпол�½яет сдвиг, что проявляется в виде повыше�½�½ого

смеще�½ия �½уля. В да�½�½ом случае постоя�½�½ая составляющая сиг

�½ала в тракте всегда долж�½а быть рав�½а �½улю (так как это

си�½усоидаль�½ый сиг�½ал). Это сделало возмож�½ым использовать

схему компе�½сации смеще�½ия �½уля. О�½а построе�½а �½а

прецизио�½�½ом (�½о достаточ�½о медле�½�½ом) ОУ U6 типа OP07. С

помощью фильтра �½иж�½их частот R17C11 из сиг�½ала выделяется

постоя�½�½ая составляющая, которая подается �½а вход актив�½ого

и�½тегратора. Выход�½ое �½апряже�½ие и�½тегратора через резистор

R7 подается в точку суммирова�½ия. Таким образом, постоя�½�½ая

составляющая сиг�½ала �½а выходе актив�½ого LPF (выход ОУ U5D)

будет поддерживаться рав�½ой �½улю с точ�½остью до �½апряже�½ия

смеще�½ия ОУ U6. В тракте ге�½ератора �½игде �½ет разделитель�½ых

емкостей. Это позволяет в случае �½еобходимости работать �½а

и�½фра�½изких частотах. С�½изу огра�½иче�½ие �½а диапазо�½ частот �½а

кладывает схема компе�½сации смеще�½ия �½уля. С указа�½�½ыми �½а

схеме �½оми�½алами, �½а частоте 1 Гц будет спад около –2 дБ. Диапа

зо�½ частот мож�½о расширить в�½из, увеличив емкости ко�½де�½сато

ров C11 и C12.

В качестве актив�½ого LPF приме�½е�½ фильтр Баттерворта

четвертого порядка. Существует м�½ого методик расчета фильт

ров. Наиболее распростра�½е�½�½ые из �½их предлагают в�½ачале выб

рать �½оми�½алы резисторов (все резисторы оди�½аковые), а затем,

используя таблич�½ые з�½аче�½ия коэффицие�½тов, рассчитать

емкости ко�½де�½саторов. Такой метод расчета вряд ли является

целесообраз�½ым. Чтобы получить реаль�½ые характеристики

фильтра, близкие к расчет�½ым, �½еобходимо �½оми�½алы элеме�½тов

выдержать с хорошей точ�½остью (для фильтра четвертого порядка

желатель�½о �½е хуже 1–2%). Поскольку прецизио�½�½ые ко�½де�½сато

ры являются более дефицит�½ыми элеме�½тами по срав�½е�½ию с

прецизио�½�½ыми резисторами, целесообраз�½ее в�½ачале выбрать

емкости ко�½де�½саторов (из имеющихся), а затем рассчитать

�½оми�½алы резисторов. В обыч�½ой структуре фильтра Sallen&Key

с коэффицие�½том передачи, рав�½ом еди�½ице, �½оми�½алы ко�½де�½

)/b,

где f – частота среза.

Емкость ко�½де�½саторов C выбирают зара�½ее, для этого мож�½о

воспользоваться пример�½ой формулой:

C [nF] >> 10/f [кГц]

Резисторы обрат�½ой связи Rfb целесообраз�½о выбрать так,

чтобы з�½аче�½ия сопротивле�½ий, приведе�½�½ые к раз�½ым входам

ОУ, были оди�½аковыми и компе�½сировали смеще�½ие, вызва�½�½ое

вход�½ыми токами. Для этого сопротивле�½ия резисторов (для K = 2

о�½и оди�½аковые) рассчитывают по формуле:

Rfb = 2 (R1 + R2).

Коэффицие�½ты a и b для фильтра Баттерворта второго,

четвертого и шестого порядков приведе�½ы в таблице 1.

В двух послед�½их строчках таблицы приведе�½ы от�½оше�½ие

частоты среза зве�½а к частоте среза фильтра и доброт�½ость

зве�½а.

Чтобы получить порядок фильтра больше второго, зве�½ья

соеди�½яют последователь�½о. Порядок следова�½ия зве�½ьев

фильтра может быть произволь�½ым. Для получе�½ия �½аилучшего

от�½оше�½ия сиг�½ал/шум зве�½ья включают в порядке с�½иже�½ия

частоты среза. Но в ге�½ераторе фильтр работает при большом

сиг�½але и критерием является максималь�½ая перегрузоч�½ая

способ�½ость. Дело в том, что зве�½ья с большей частотой среза

имеют, как правило, большую доброт�½ость полюсов и,

соответстве�½�½о, могут иметь доволь�½о з�½ачитель�½ый подъем АЧХ

вблизи частоты среза. Это создает условия для воз�½ик�½ове�½ия

перегрузки. Поэтому в ге�½ераторе зве�½ья LPF расположе�½ы в

порядке возраста�½ия частоты среза (в таблице о�½и идут в таком

же порядке).

Во м�½огих случаях гораздо важ�½ее получить �½уж�½ую форму

АЧХ фильтра, чем обеспечить точ�½ость частоты среза. В�½ачале

пла�½ировалось использовать фильтр с частотой среза 60 кГц.

Но при расчетах частота варьировалась так, чтобы

рассчита�½�½ые �½оми�½алы резисторов оказались как мож�½о ближе

к ста�½дарт�½ому ряду. В итоге удалось получить фильтр, который

построе�½ пол�½остью �½а ста�½дарт�½ых �½оми�½алах из ряда Е24,

хотя частота среза получилась �½есколько другой и составила

57,4 кГц. Такое откло�½е�½ие частоты практически �½е влияет �½а

работу ге�½ератора.

На выходе фильтра включе�½ регулятор выход�½ого уров�½я R20.

Подстроеч�½ый резистор R19 служит для калибровки выход�½ого

уров�½я.

Ге�½ератор долже�½ иметь достаточ�½о �½изкое выход�½ое сопро

тивле�½ие. Для этого �½а выходе включе�½ буфер�½ый усилитель.

Поскольку �½агрузка ге�½ератора может быть слож�½ой, от

буфер�½ого усилителя требуется устойчивая работа �½а емкост

�½ую �½агрузку. Этим требова�½иям удовлетворяет схема, представ

ляющая собой повторитель �½а ОУ U7 с двухтакт�½ым эмиттер�½ым

повторителем �½а тра�½зисторах VT1–VT4. Эмиттер�½ый

повторитель выпол�½е�½ состав�½ым �½а тра�½зисторах раз�½ой

структуры. В такой схеме паде�½ия �½апряже�½ия �½а переходах база

эмиттер раз�½ых тра�½зисторов компе�½сируют друг друга. Авто

матически получается смеще�½ие для всех тра�½зисторов, поэто

му ток покоя выход�½ого каскада �½е раве�½ �½улю. Это обеспечивает

Рис. 4. Представле�½ие мг�½ове�½�½ой фазы

Схемотех�½ика № 2 февраль 2001

измеритель�½ая тех�½ика

малый коэффици

е�½т гармо�½ик. До

пол�½итель�½о, с

помощью резисто

ров R23 и R24,

введе�½а мест�½ая

ООС. Кроме того,

эти резисторы,

вместе с R25, обес

печивают защиту

от короткого замы

ка�½ия �½а выходе.

На выходе бу

фер�½ого усилите

Рис. 5. Зве�½о ФНЧ 2 го порядка

ля включе�½ атте

�½юатор П типа. По срав�½е�½ию с простым делителем, о�½ требует

ме�½ьшего диапазо�½а сопротивле�½ий приме�½яемых резисторов,

�½о имеет �½есколько большее выход�½ое сопротивле�½ие �½а �½иж�½их

пределах. В атте�½юаторе использова�½ы резисторы

ста�½дарт�½ого ряда, в результате погреш�½ость составляет до

3%. Если требуется ме�½ьшая погреш�½ость, то �½уж�½о рассчитать

точ�½ые �½оми�½алы резисторов R26 R32 и приме�½ить

прецизио�½�½ые резисторы.

В качестве и�½дикатора использова�½ 10 разряд�½ый LCD с

ко�½троллером HT1613. Его пита�½ие осуществляется от парамет

рического стабилизатора, выпол�½е�½�½ого �½а резисторе R33 и

диодах VD1 и VD2. Согласова�½ие логических уров�½ей

реализова�½о с помощью делителей R34–R37. Управле�½ие LCD

осуществляется по двум ли�½иям: SCK и DI. Для того чтобы

и�½дикатор �½е переходил в режим таймера, �½а ли�½ии SCK между

операциями обме�½а поддерживается �½изкий логический

урове�½ь.

Пита�½ие ге�½ератора осуществляется от любого маломощ�½о

го источ�½ика пита�½ия с двухполяр�½ым стабилизирова�½�½ым

выход�½ым �½апряже�½ием ±12 В и током �½агрузки до 300 мА.

Простейший источ�½ик пита�½ия мож�½о построить с использова

�½ием �½ебольшого тра�½сформатора, выпрямитель�½ого мостика

с ко�½де�½саторами фильтра по 2200 мкФ и и�½теграль�½ых

стабилизаторов 7812 и 7912. Ге�½ератор собра�½ в ста�½дарт�½ом

пластмассовом корпусе типоразмера Z 4 (50x130x150 мм).

выходит из режима чте�½ия предуста�½овок без изме�½е�½ия теку

щей частоты. При включе�½ии ге�½ератора автоматически

считывается предуста�½овка 0.

Сохра�½е�½ие предуста�½овок.

Если мигает край�½ий левый

разряд, а к�½опку Left �½ажать два раза, то �½а и�½дикаторе появят

ся символы F0. Это режим сохра�½е�½ия предуста�½овок. Номер

предуста�½овки мож�½о выбрать к�½опками Up и Down. Когда

�½уж�½ая предуста�½овка выбра�½а, �½уж�½о �½ажать к�½опку Right. Та

частота, которая отображается �½а и�½дикаторе, запишется в эту

предуста�½овку. Если �½икакие к�½опки �½е �½ажимаются более 10 с,

ге�½ератор выходит из режима сохра�½е�½ия предуста�½овок без

записи. Для того, чтобы при включе�½ии ге�½ератор �½астроился

�½а определе�½�½ую частоту, ее �½еобходимо запом�½ить в

предуста�½овке 0.

Выключе�½ие выход�½ого сиг�½ала.

Если од�½овреме�½�½о �½а

жать к�½опки Left и Right, то з�½аче�½ие частоты �½а и�½дикаторе

�½ач�½ет мигать. При этом выход�½ой сиг�½ал ге�½ератора будет

пол�½остью выключе�½. Выйти из этого режима мож�½о �½ажатием

любой к�½опки. Выключе�½ие сиг�½ала происходит с ми�½ималь�½ым

скачком фазы. Перед выключе�½ием программа ждет изме�½е�½ия

з�½акового разряда, которое свидетельствует о переходе сиг�½ала

через �½оль. Сразу после перехода прерыва�½ия запрещаются,

регистр фазы об�½уляется, а �½а DAC выдается код �½улевого �½а

пряже�½ия. Поскольку регистр фазы об�½уле�½, то при включе�½ии

рост выход�½ого �½апряже�½ия �½ачи�½ается с �½уля.

Калибровка. Для калибровки частоты ге�½ератора предусмот

ре�½а специаль�½ая процедура. Для входа в режим калибровки

�½еобходимо в моме�½т включе�½ия пита�½ия удерживать �½ажатой

к�½опку Left. На выходе ге�½ератора будет уста�½овле�½а частота

15625 Гц, а �½а и�½дикатор выведе�½о з�½аче�½ие калибровоч�½ого

коэффицие�½та (от –99,99 до +99,99). Еди�½ицы калибровоч�½ого

коэффицие�½та пример�½о рав�½ы герцам �½а частоте калибровки.

Таким образом, процедура калибровки способ�½а изме�½ять

частоту в пределах пример�½о 15625 ± 100 Гц. Изме�½яя с помощью

к�½опок Up и Down з�½аче�½ие калибровоч�½ого коэффицие�½та, �½е

обходимо добиться з�½аче�½ия выход�½ой частоты как мож�½о

ближе к 15625 Гц. Для этого �½уж�½о ко�½тролировать выход

ге�½ератора образцовым частотомером. З�½аче�½ие

калибровоч�½ой частоты выбра�½о �½е случай�½о. Легко заметить,

что о�½о совпадает со з�½аче�½ием строч�½ой частоты

телевизио�½�½ого сиг�½ала. Это �½уж�½о для того, чтобы калибровку

ге�½ератора мож�½о было провести в домаш�½их условиях, без

приме�½е�½ия этало�½�½ых приборов. Точ�½ость частоты строк в те

левизио�½�½ом сиг�½але, передаваемом по эфиру, оче�½ь хорошая

(точ�½ых цифр �½айти �½е удалось, �½о, вероят�½о, �½е хуже 10

Срав�½е�½ие частот мож�½о произвести, �½апример, по фигурам

Лиссажу �½а экра�½е осциллографа. После заверше�½ия процесса

калибровки �½еобходимо �½ажать к�½опку Right. При этом �½овый

калибровоч�½ый коэффицие�½т запоми�½ается в EEPROM, и

ге�½ератор переходит в �½ормаль�½ый режим работы.

По адресу www.platan.ru/shem мож�½о �½айти рису�½ок с изобра

же�½ием перед�½ей па�½ели ге�½ератора, а также скачать исход�½ый

текст демо�½страцио�½�½ой версии программы dds.asm (без под

держки режимов предуста�½овок, отключе�½ия и калибрации), ко

торый мож�½о оттра�½слировать с помощью AVR Studio 3.2. Там же

�½аходится и уже оттра�½слирова�½�½ый Hex файл.

Работа с ге�½ератором

Управле�½ие частотой.

Управле�½ие частотой ге�½ератора осу

ществляется с помощью четырех к�½опок. Две из �½их, Left и Right,

Таблица 1

2-pole

fi / f

1,4142

0,71

4-pole

1,8478

0,719

0,54

0,7654

1,39

1,31

1,9319

0,676

0,52

6-pole

1,4142

0,71

0,5176

1,479

1,93

служат для выбора шага перестройки частоты. При этом соот

ветствующий разряд �½а и�½дикаторе �½ачи�½ает мигать. Первое

�½ажатие к�½опок заставляет мигать текущий регулируемый раз

ряд. И лишь следующее �½ажатие изме�½ит положе�½ие этого

разряда. К�½опками Up и Down осуществляется перестройка

частоты с шагом, соответствующим весу выбра�½�½ого разряда.

З�½аче�½ия всех разрядов справа от выбра�½�½ого при регулировке

об�½уляются. Если регулировка �½е проводится более 10 с, то ми

га�½ие прекращается.

Чте�½ие предуста�½овок.

Если мигает край�½ий левый раз

ряд, а к�½опку Left �½ажать еще раз, �½а и�½дикаторе появятся сим

волы P0. Это режим чте�½ия предуста�½овок. Номер предуста�½ов

ки мож�½о выбрать к�½опками Up и Down. З�½аче�½ие частоты, которое

хра�½ится в соответствующей предуста�½овке, сразу отображает

ся �½а и�½дикаторе в мигающем виде (если з�½аче�½ие

предуста�½овки �½е совпадает с текущей частотой), �½о �½а выходе �½е

уста�½авливается. Когда �½уж�½ая предуста�½овка выбра�½а, �½уж�½о

�½ажать к�½опку Right. Ге�½ератор перестроится �½а эту частоту. Если

�½икакие к�½опки �½е �½ажимаются более 10 секу�½д, ге�½ератор

Лео�½ид Ридико,

wubblick@yahoo.com

Литература

А. Н. Морозевич, Б. Б. Трибуховский, А. Н. Дмитриев

“Гармо�½ические сиг�½алы в цифровых системах ко�½троля и

испыта�½ий”. Ми�½ск, НАВУКА I ТЭХНIКА, 1990.

В. С. Гут�½иков “Фильтрация измеритель�½ых сиг�½алов”.

ЭНЕРГОАТОМИЗДАТ, 1990.

Plik z chomika:

fred1144

Inne pliki z tego folderu:

120820.gif (6 KB)
120822.gif (2 KB)
au000011(2).gif (13 KB)
34 Схемы(2).txt (43 KB)
AkustRele.pdf (55 KB)

Gener_sin.pdf

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika: